# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-156383

(43) Date of publication of application: 06.06.2000

(51)Int.CI.

H01L 21/336

H01L 29/78

(21)Application number: 11-318931

(71)Applicant: INTERNATL RECTIFIER CORP

(22)Date of filing:

09.11.1999

(72)Inventor: HERMAN THOMAS

(30)Priority

Priority number : 98 107700

Priority date: 09.11.1998

Priority country: US


# (54) LOW VOLTAGE MOSFET AND ITS MANUFACTURE AND ITS CIRCUIT


(57)Abstract:

PROBLEM TO BE SOLVED: To minimize a coefficient of merit by forming a plurality of gate stripes by covering gate oxide stripes with conductive polysilicon stripes having a specified range of widths and spaces and overlying adjacent invertable channel regions and the space between respective base diffusions by the gate stripes.

SOLUTION: A junction adhesion layer 52 is formed epitaxially on a substrate 51 and a field oxide layer is formed on the layer 52. Thereafter, the field oxide layer

is selectively etched and stripes of a gate oxide layer 60 are formed. The gate oxide stripes 60 are covered with stripes of a conductive polysilicon layer 61 having a width in the range of about 3.2 to 3.5 µm and a space in the range of about 1.0 µm and a plurality of gate stripes are formed. The gate stripes overlie adjacent invertable channel regions 82 and the space between their respective base diffusions.





#### LEGAL STATUS

.[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)转許出額公開番号 特期2000-156383 (P2000-156383A)

平成12年6月6日(2000.6.6)

(51) Int.CL

r I

5-70-1\*(##)

HO1L 21/338

29/78

HO1L 29/78

658D

652M

## 容型前次 未前点 静泉項の数19 OL 外国部出版(全 20 頁)

(21)出願命号

种原平11-318931

(22)出期日

平成11年11月9日(1999.11.9)

(31) 優先権主要番号 60/107, 700

(82)任先日

平成10年11月9日(1998.11.9)

(33) 優先和主要国

米国 (US)

(71) 出版人 591074389

インターナショナル・レクチファイヤー・

コーポレーション

INTERNATIONAL RECTI

FIER CORPORATION

アメリカ合衆国90245カリフェルニア州

エル・セグンド、カンザス・ストリート

233#

(78) 発明者 トーマス ハーマン

アメリカ合衆国 90288 カリフェルニア

州 マンハッタン ピーチ パーム アヴ

x== 3118

(74) 代理人 100077481


弁理士 谷 銭一 (外2名)

# 低電圧MOSFET系がその製造方法並びにその回路

#### (57)【要约】

【課題】 低電圧MÓSFETを提供する。

【解決手段】 パワーMOSFETタイは、最小化され たメリット係数を有するとともに、 ブレーナ・ストライ ブMO SFET ジオメトリを有する。 パラレル拡散ペー ス (または、チャネル) が平行ポリシリコン・ストライ ブを介して不純物を注入、拡散りすることにより形成さ れる。ポリシリコン・ライン値は約3/22/mないし 3. 4 μ mの範囲にあるが、3. 4 μ mが好ましい。ポ リライン間隔は約1ルmないしちぃmの範囲にあるが、 1、5gmが好ましい。拡散されたベースは約0。8g mを超える距離だけ離してある。第1ペースストライ プレソースストライプ、第1高温度ペースストライプ (第1ペースストライブより高速度である) は、ポリシ リコン・ストライプをマスクにして形成する、給棒側壁 は、ソースコンタクトのコンタクトエッチを画成するた。 めに用いられる。上述のデザインジオメトリは、ホワー ド制御MOSFETと、バックコンバータ回路の同期整 流用MOSFET用に用いられる。



【特許請求の範囲】

【請求項:】 最小化されたメリット係数を有するMO S ゲート半導体装置において。

磁体を有するとどもに、一方の基電型を有する上部接合 密巻層を有する単結晶シリコンダイと。

付記接合密書屋の上面に約 0・ B μ m を超える距離だけ 間隔をおいて平行に形成した他方の基電型の複数の細長 いペース・ストライフ拡散と、

該細長いペース・ストライブ拡散の側を13分ってぞれぞれ反転チャネル領域を画成するため、付記細長いペース・ストライブ拡散と同一の広がりをもたせた前記ー方の 導電型の複数の細長いソース拡散と、

個が約3.2 m ないじ3.5 m の範囲にあり、間隔が約1.0 m ないじ4.0 m の範囲にある接電性ポリッリコン・ストライプで覆ったゲード酸化スドライブを備えた複数のゲート・ストライプであって、隣り合う反転チャネル領域とうしをオーバライするとともに、個々のベース拡散間のスペースをオーバライする複数のゲート・ストライプと

を備えたことを特徴とするMO Sゲート半導体デバイン。

【請求項2】 請求項:において、村記ポリシリコジ・スドライブは、幅がわる。(1 v m であり、間隔がわま ち v m であることを特徴とするM O S ゲート半導体装 番

【請求項3】 請求項1日おいて、

対記ペース拡散は深さがわ、1、25pmでありに 対記ソース拡散は深さがわ、0、4pmであることを特 数とするMOSゲード半媒体装置。

【請求項4】 請求項2において、

前記ペース拡散は、深さが約。1、25 pmであり、 前記ソース拡散は、深さが約。0、4 pmであることを 特数とするMOSゲート半導体装置。

【請求項5】 請求項1 において、前記他の基礎型を有する複数の第2ペース拡散であって、前記ペース拡散にそれぞれその中心を有し、適度が前記ペース拡散よりも高く、個方向広がりを前記ポリシリコン・スドライブの間隔で画成した第2ペース拡散をきらに含むことを特数とするMOSゲート半導体装置。

【請求項 5】 請求項2において、他の準電型を有する 複数の第 2 ペース拡散であって、対記ペース拡散にそれ それその中心を有し、遺唐が討記ペース拡散より高く、 情方向広がりを対記ポリシリコン・ストライプの間隔で 画成した第 2 ペース拡散をきらに含むことを特徴とする MOSゲート半導体装置。

【請求項7】 請求項3において、対記他の基準型を有する複数の第2ペース拡散であって、対記ペース拡散にそれぞれその中心を有し、漁房が対記ペース拡散より高く、機方向広がりを対記ポリシリコン・ストライブの間隔で画成した第2ペース拡散をさらに含むことを特徴と

するMOBゲート半導体装置。

【結束項目】 最小化されたメリット係数を有するMO 6 ゲート半導体装置において、

基体を有するとともに、一方の降電型を有する上部接合 衆本層を有する単語品シリコンダイと、

村記接合審書を記し面に間隔をおいて平行に形成した他方の基準型の複数の細長いペース・ストライプ拡散と、該細長いペース・ストライプ拡散の側壁に沿ってそれぞれ反転チャネル積極を画成するため、村記細長いペース・ストライプ拡散と同一の広がりをもたせた村記一方の基準型の複数の細長いソース拡散と、

「基础性ポリシリコン・ストライプで覆ったゲート酸化ストライプを備えた複数のゲート・ストライプであって、 関リ合う反転チャネル領域とうしをオーバライするとと もに、個々のペース拡散間のスペースをオーバライする 複数のゲート・ストライプと

耐記他の終電型を有する損数の第2ペース拡散であっ て、前記ペース拡散にそれぞれぞの中心を有し、遮底が 耐記ペース拡散よりも高く、機方向広がりを耐記ポリシ リコン・ストライブの間隔で画成した第2ペース拡散と を備えたことを特徴とするMOSゲード半導体デバイ ス。

【諸本項句】 MOSゲードデバイスの勧進方法におい で

ー方の基電型のシリコン表面上にゲート酸化層を形成するステップと:

前記ケート酸化層上にポリシリコン層を形成するステップと。

付記ポリシリコン層をエッチングするとともに、対記グート酸化層をエッチングして、対記グート酸化層を出めませれば、ポリシリコン層とを所定間隔のストライプにするステップと、

得られたポリシリコン・ストライプをマスクとして用いて、他方の塩電型の損数の第.1 ベース拡散ストライプを 注入し、拡散させ、対記シリコン表面にするステップ と

前記ポリシリコンのストライフをマスクとして用いて、 複数のソース拡散を注入し拡散して前記第1ペース拡散 ストライプとするとともに、前記第1ペース拡散ストラ イプの外側エッジに含って反転チャネル領域を残すステ ップと

耐記ポリシリコン・ストライブをマスクとして用いて、第3拡散ストライブを耐記シリコン表面に、深さが前記第1拡散のそれとほぼ等しく、幅が耐記ポリシリコン・ストライブの隣り合う対向面の間隔に実質的に等しくなるまで、拡散するステップとを備えたことを特徴とする製造方法。

【舗求項1・0】 請求項9 において、前記ポリシリコン・ストライプは、幅が約3: 1 pmであり、間隔が約1: 25pmであることを特数とするMO Sケートデバ

イズの製造方法。

【請求項11) 請求項9において、

前記第1ペース拡散は、梁さが内の、4 y mであり、

前記第2ペース拡散は、遠さが約1、250mである。

ことを特徴とするMO Sゲートデバイスの製造方法。

【請求項1:2】 請求項1:0 において、

前記第1ペース拡散は、深さが約 Di 4 i mであり、

村記第2次-ス拡散は、深さが約1.B5umであるこ とを特徴とするMOSゲートテバイスの製造方法。

【請求項13】 請求項当において

前記ポリシリコン・ストライブの前記エッジ上に絶縁ス

ペーサ層を形成するステップと、

前記ソース領域の中心部を介して浅い開口部をエッチン

グして、前記第1ペース拡散にするステップと。

その後、前記ソース領域と、前記第1および第2ペース 拡散とをコンタクトするため、前記デバイスの上面にメ タル層を形成するステップと、をさらに含むことを特徴

とするMOSゲートデバイスの製造方法。

【請求項 1:4】 請求項 1:2 において、 対記ポリシリコン・ストライプのエッジ上に結算スペー

サ層を形成するステップと、

前記ソース領域の中心部を介して浅し閉口部をエッチン

グして、前記第1ペース拡散にするステップと。

その後、村記ソース領域と、村記第1および第2ペース 拡散とをコンタクトするため、村記デバイスの上面にメ タル層を形成するステップとをさらに含むことを特徴と するMO Sゲートデバイスの製造方法。

(請求項 15) DC電源に直列に接続した高周波制御 MOS FETを含むDC-DCコンバータ回路であっ

インダクタと、DC出力婦子と、該インダクタおよび該 DC出力婦子と閉回路になるように接続した同期整済用 MOS:FETを備え、

前記各制御MOSFETと同期整流用MOSFETは、 同一のプレーナ平行ストライプ・トポロジーにより形成。 されるが、タイ領域が異なり、

前記周期整流用領域MOSFETは、ダイ領域が前記制 御MOSFETのそれより大きいことを特徴とする回 路。

【請求項16】 請求項1.5において、前記事制御MO SFETと同期整流用MOSFETにおける前記等価ト ポロジーは、各ダイに対して、

要体を有するとともに、一方の導電型を有する上部接合 密等層を有する単語品シリコンダイと、

前記接合審差層の上面に的。0、 B μ m を超える距離だけ 間隔をおいて平行に形成した他方の基電型の複数の細長 いペーズ・ストライプ拡散と、

該細長いペース・ストライブ拡散の側壁に沿ってそれぞれ反転チャネル領域を画成するため、村記細長いペース・ストライブ拡散と同一の広がりをもだせた前記一方の

選番型の複数の細長いソース拡散と:

幅が約3、2 mmないし3、5 mmの範囲にあり、間隔が約1、0 mmないし4、0 mmの範囲にある塩電性ボリシリコン・ストライプで覆ったゲート酸化ストライプを備えた複数のゲート・ストライプであって、隣り合う反転チャネル領域とうしをオーバライするとともに、個ケのベース拡散間のスペースをオーバライする複数のゲート・ストライプとを備えたことを特徴とする回路。

【請求項12】 請求項15において。前記ポリシリコ ン・ストライブは、幅が約3.1/2mであり、間隔が約 1.255gmであることを特徴とする回路。

【請求項18】 請求項17において、

前記ペース拡散は、深さが約1、250 mであり、

前記ソース拡散は、深さが約0、4 v m であることを特象とする回路。

【請求項19】 請求項15において、前記他方の基準型を有する複数の第2ペース拡散であって、前記名ペース拡散にそれぞれ中心があり、前記ペース拡散より造度が高く深さが深く、機方向広がりが前記ポリシリコン・ストライブの間隔により画成した第2ペース拡散をさらに含むことを特徴とする回路。

(発明の詳細な説明)

【0001】撰述出版

本題は、1998年11月9日出版の米国仮出願50/ 107,700号の特典を受けている。

「OOO2」本語に関連するものとしては、出語の8/946、984号(1997年10月8日出稿、発明の名称: PROCESS FOR MANUFACTURE OF P CHANNEL MOSGATED DEVICE WITH BASE IMPLANT THROUGH CONTACT WINDOW (IR-1212))と、出語の8/956、062号(1997年10月22日出版、発明の名称: ZERO ALIGHMENTCE LL PROCESS (20 MILLION/IN 2) (GEN VI) (IR-1232))と、米国特許5、795、793号(1998年8月18日付与、発明の名称: MEW REDUCED MMSK COUNT PROCESS (GEN 6-N CHANNEL) (IR-1113))と、出題の9/038、453号(1998年3月11日出版、発明の名称: MOS FETS FOR VERY LOW VOLTAGE D-CTO D-C CONVERTERS (IR-1455))とかあり、これらは本頭出版人が所有している。

[0003]

【発明の属する技術分野】本発明は、MOSゲートデバイスに関するものであり、特に、最小メリット係数と、MOSゲートデバイスの新規の設造工程と、MOSゲートデバイスの新規の応用回路とを有するMOSゲートデバイスに関するものである。

[0004]

【従来の技術】依無圧パワーMO Sゲートデバイス、特に、パワーMO SF ETは、周知のものであり、普通、ブレープまたはトレンチ・トポロジーで作成されるものである。このトレンチ・トポロジーは DO-D Cコンパ

ータのような高周波でのスイッチシグロスが可能な限り 少ない低電圧デバイスに用いられている。この D.C.D.C.D.C.J.V.A.Qは電池を電源とするボータブル電子装置用 のものである。このスイッチングロスを軽調することに より、ラップトップ・コンピュータのようなボータブル 機器の電池寿命を延ばすことができる。

【DDOS】スイッチングロスは、一部は、MOSFETのメリッド係数(figure of mer. it)により決定される。メリット係数はON抵抗(on-resistance)RDSONとそのゲートチャージのgとのほである。高周波氏電圧MOSFETの場合には、メリット係数が最小であるのが望ましい。トレンチデバイスはごれまでこのようなアプリケーションでは有用であった。というのは、本来、Ggは、プレナーデザインの Qg より小さいと信じられていた。

【0006】間隔をおいた閉今角形セルを有するフレナ - ・テクノロジーのMOSFETは、周知のものであ り、例えば、特許5,008,725号に記載され、そ の図12に図示されている。これらのデバイスは、ON 抵抗が等価(equivalent)トレンチデザインより比較的 小さい: しかし、多角形デザインのジオメトリで通常 は、六角形または四角形のベースセル)であるため、ボ リシリコン・ゲートは、六角形セルドボロジーの場合 は、図12に示す領域30のような領域上に延在させて ある。領域30は反転チャネル幅には寄与していない。 具体的には、図1.2に示すポリシリコン・ウェブ3.1 は、拡散ペースまたはチャネルを画成するために用いら れる832, 33, 34, 35 (図.12 E破線で示して) ある) を有する。閉口部35のような窓閉口部は、低電 圧デザインでは、使用的に、5. 8pmであった。ポリ シリコン・ウェブ31はこれら領域30上にオーバライ (over lie) されている。ポリシリコン31は不活性で あり、ポリシリコン・ケートード レイン・キャバシダン ス。従ってCogに大いに寄与している。

【OOO71 ブレーナデザインは間隔をおいた細長いペース・スドライフを用いたストライフ・ドボロジーも使用している。 にわらのデザインは、セルラーデザインよりも、Qooが低く、通常、ONMが高い。 メリット係数はプレナー・ストライフ・デザインより小さくないと、信じられている。

【GOO8】プレナー・ストライプ・ドポロジーは、メリット係数。すなわち、GgとRDSOMの積を減少させることができる低電圧パワーMOSゲード・デバイスに用いるのが望ましば。

#### [0009]

【課題を解決するための手度】本発明によれば、ドレイシーソース間電圧規格により、ポリシリコン・ライン間 関がわ1、5 pmないし約2、5 pm未満であり、ポリシリコン・ライン個が約2、5 ないし約8、0 pmである、平行ペーズ・ストライブを採用したドポロジーであ ることが分かる。3 OV のデバイスの場合は、ポリシリコン・ライン値が3 2 p mないしる。5 p mとなるが、3 4 p mであるのが任ましい。ベース間間隔が約 O B p m 以上である場合には、メリット係数が最小になる。

[0010]ポリシリコン・ライン間隔を挟める程、単位領域当たりのチャネル幅が広くなり、Qgが増加する。以上に、比例して、RDSOMが減少し、メリッド係数は、ポリライン間隔が約1、5 μmのとき、実質的に最小になる。

(0011月 当該新規のジオメトリで得られるメリット 係数は、トレシチ・デグノロジーか、間多角形セルデク ノロジーのうちのいずれかを採用したダイ領域により得 られたメリット係数より小さい。

(OD 12) さらに、本願発明によれば、ROSOMが極端 に小さく、アハランシェ・エネルギーが極端に大きいデ バイスが得られる。

【〇〇13】本発明の他の機構によれば、規則的に連続する3つの領域を形成するためのマスクを画成するため、ポリシリコン・ストライフを採用している。これら3つの領域のうち、第1領域はベース(または、チャネル)放散であり、第2領域はソース拡散である。第3領域は第1ペースにアンダライ(under lie)した高速度ベース領域であり、第1ペースおよびソースにより形成された反転(invertible)チャネルを侵入していない。第3領域はポリシリコン窓を介した達入を行い、その後、アニールして形成される。

【DO 14】本発明は、制御MOSFETと、同期整流 用MOSFETを用いたDC-DCコンパータ回路に適 用できる。これらのMOSFETは共仁本発明の処理に より転貨されるが、ダイ領域のみが異なる。

#### [0015]

[発明の実施の形態] 図1を説明する。図1は典型的な ダイ40を示す。このダイ40は、本発明により処理し て、MOSゲートデバイス、例えば、パワーMOSE E 工を作成することができる。本発明は全ての電圧範囲に 適用できるが、プレークダウン電圧が約50以未満であ るデバイスには特に有用である。タイ40は上部ソース ・ コンタクトを有することができ、 ポリシリコン・ゲー トに接続するためのゲートパッド 4.1 を有することがで、 きに下部ドレイン・コンタクトを有することができる。 シリコンウエハからダイが作成されるが、このダイは1 つのシリコンウエハ上で同時に処理されたものであり、 処理工程の最後で分離されたものである。ダイ、チッ ブ、ウエハという用語は同義に使用していることが多 い、ダイ40は、そのサイズを最大、約102mil×1 5.7milとすることができ、典型的なSO.8パッケージ にマウントすることができる。 勿論、他のパケージを用 いることもできる。

【ロロ16】 本発明のデバイスを作成するために用いた

第1の処理工程では、適正なウエハ50が選択される。 ウエハ50は、図2に示すように、高路電N・H基体51 を有する。この高路電N・H基体51は37.5μmとすることができる。(この処理工程の最後では、約200μmになる。)ウエハ50はエピタキシャル成長させた接合密書周52を有する。フレークダウン電圧を約30Vとした場合、接合密書局52の厚みが約5μmとなり、抵抗率が約0、1810mとなり、N-層と考えることができる。

【00.1.7】まず、接合密名 居5.2上に、フィールド酸化 居5.3を7.5,00 Aの厚きに成長させ、このフィールド酸化 居5.3に、窓5.4を開ける。そして、P・拡散領域 5.5を当該チップのゲート・ボンディング・バッドの周辺か下に形成する。このようにすると、最体的に得られるデバイスでは、フィールド端デリングとなる。この拡散は、1.61.4のドーズで、80 KVのエネルギーで、ボロン注入により行うことができる。この拡散後、1.05.0℃、2時間の拡散を行う。その結果、漢さ的1、5.0 mの P・拡散領域 5.5が作成されることになる。

【00 19】でして、当該ダイの活性領域を開けるため、フィールド酸化層5.3が選択的にエッチングされる。図3および図4に示すように、ゲード酸化層6.0を接合審差層5.2上に厚さ的3.00本だけ成長させる。そして、このゲート酸化層6.0上に、降電性ポリシリコン層6.1、を厚さ的0.0.7.5 いったけ成長させる。このボリシリコン層6.1 上に、酸化層2.00が成長されるか、デボシットされる。そして、ボリシリコン層6.1 と、ゲート酸化層6.0 と、酸化層2.00をエッチングして、図3に示すような細長い平行スドライブを形成する。

【0019】 本発明によれば、ポリシリコン・ストライプ 61 の帽(ポリライン帽)は、30 ジデバイスの場合。は、2、6 いmないしら、0 いmであるのが好ましい。 大っ直ぐ相長い平行ストライプの間隔は、1 いmないじ 4 いmであるが、1、5 いmであるのが好ましい。

【0020】ポリシリコン層で1のエッチング中に、使用されるマスクにより、図5に示す幌子フィールドプレート70を画成することができる。幅子フィールドプレート70は長さが約15μmであり、EQRリング72の端と践合う端の間には、5μmないし8μmのギャップがある。その一部を図5に示す。

【002.1】その後、個長いチャネルとソース拡散80 および8:1を個々に画成するため、図6に示すように、酸化スドリップ200とボリシリコン・ストライプ6:1を用いて、適正なフォドリングラフィ工程を行う。具体的には、チャネル領域80を作成するため、ボロン注入を8:5613のドーズで、80kVで行う。そして、この注入を1:125℃、90分間、窒素ガス中で行い。チャネル注入80を約1:25 pmの深さまで行う。量要なことであるが、これらチャネル80の間には、図5

に示すように、その幅が約 O. 8 pm以上の共通伝導領 域がある。

【0022】 ぞして、N+ソース領域 61が、8 E 15 のドーズで、120 k V で、ヒ朱注入を用いて形成され、る。そして、このソース領域のこの注入を、975℃で、90分間、深さ約0、4 p m まで行い、ベース 8 0 内に反転チャネル 8 2 を形成する。

【0023】その後、図7に示すように、本発明の個々の機械により、チャネル80とソース領域81をそれぞれ画成したのと同一の窓を通して、P1領域85が注入される。高ドープ領域85によりチャネル領域82が侵入されないように、それらの領域は、2E15のドーズで、150KVで、ボロン注入により形成され、その後、30分間、875でで、アニールが行なわれる。P1領域85により、デバイスのラギドネス(ruggednes)は増加するが、ベース80の86、は減少する。

[0024] その後、同時係属出頭08/956,06 2号 (JR-1232) に記載された処理により、ソース・ア ルミニウム・コンタクト90(図8)が、ソースとチャ ネル領域が接続される。そして、ポリシリコン・ストラ イプ6 1 をソース・コンタクト9 0から路線するため、 図8に示すように、絶縁層95をポリシリコン・ストラ イブ51上に形成する。この絶縁層95は例えば低温酸。 化よりなり、側壁スペーサ9 5を有する、絶縁層9 5の 厚みは約0. 5 mないし0. 7 mmである。そして、 各ソース領域81の中心部と、該中心部を通して、該中 心部に沿って、エッチングを行い、浅いトレンチ9日を エッチングし、チャネル領域80をアンダライ(vinder)。 (e) する。アルミニウム・ソース暦90とのコンタクト を改善するため、これらのトレンチは個盤スペーサ間の 間隔より狭くして、シリコン表面の短いプレーナレッジ (ledge) を刺き出しにするのが好ましい。

[0,025] そして、ゲートパッド41を規制しエッチングするとともに、必要に応じて、端子を規制しエッチングするため、コンタクト90は図示しない発録コーティングを受け取り、パターン化することができる。

【0.0 g 6】そして、ドレイン・コンタクドとしてアクト トさぜるため、下部メタル99を当該チップの底面に設 ける。

[00 2.7] 図9および図1 Dは本発明で採用したデザイントレードオフを示す。ここでは、本発明のストライプ・ドボロジーと周知のセルラー・ドボロジーとを比較する。図9を説明する。当然のことであるが、所定領域のチップの合計のチャネル幅は、ボリライン間隔が近少する程。広くなる。チャネル幅は広い程望ましい。というのは、チャネル幅は当該デバイスのON抵抗を減少させるからである。図12に示す従来の六角形セルデバイスでは、低電圧デバイス用に、5、8 μ mライン間隔が使用されている。その結果、largerチャネル幅は同様の間隔を有するストライプ・ジオメトリより広くなる。こ

のことを図9に示す。図 10は、Qgの点で、ストライナ・ジオストリがセルラーより優れている点を示す。 しかし、Qgの差は、広いポリライン間隔で最小になる。

【0028】 当然のことであるが、ストライプ・ジオメトリによれば、約1ないじ4μmの領域、特に、1、5μmの領域におけるボリライン間隔に対して、単位領域当たりのチャネル値が広くなる。 驚くべきことに、R

【0029】従って、本発明によれば、当然のことであるが、1ないし4μmのポリライン間隔で、3、2ないし3、4μmのポリライン帽を選択した場合には、最小のメリット係数が得られる。

[0030] 図 11 は本発明に係るパワーMOSFET を採用した回路を示す。図1 1の回路は DC-DCパッ クコンバータ (buck converter) 回路であり、入力D C 端子110を備えている。このDC-DCバックコンパ - 夕回路は高周波制御MOSFET111のソースに接 統した公称14Vの電池でも良い。このMOSFET 1 1.1はDC出力端子に接続したインダクタ11.2に直列 に接続されている。この出力端子からは例えば 1、5 V に安定化させることができる。非周期整流用MOSFE Tili3を介して、MOSFET 1111とインダクタ1 12のノードがグランドに接続してある。入力電池のエ - ジング、温度変動、電荷の状態等に起因して入力D C 電圧が変動したとしても、望ましい出力D C電圧を生成 するため、適正な制御 I O (Integrated circuit) 1 1 4は、MOSFET 111および113を適正かつ周知 のシーケンスでターンオンまたはターンオフさせるため のゲート信号を生成するようにプログラムされている。 [0031] かっては、MOSFET111はスイッチ ング技が最小のものが選択され、同期整流用MOSFE Tは伝導損(すなわち、低ROSON)が小さいものが選択 された、よって、これらMOSFETは、例えば、MO SFET 1 1 1ではトレンチ・テクノロジー、MOSF ET113ではプレナー・セルラー・テクノロジーとい うように、製造技術が異なっていた。本発明の重要な特 数によれば、MOSFET111および113は、共 に、図1および8のデバイスに対して示したブレナー・ ストライプ・テクノロジーを採用している。ダイに関し てはサイスのみが異なることになる。よって、MOSF E.T.1 1 1 は電流要件がMO.S.F.E.T. 1 1 3 より低く。 例えば、56mil×140milのダイサイスが必要にな る。MOSFET 1 13はダイサイスを102mil× 1 57milにすることができる。両ダイは個別にSOB型 バッケージにパゲージングされるか、必要に応じて、コ

バック (oopack) される。

【ロロコ2】以上、本発明の具体例を説明したが、その他の修正および変更が可能なごとは、当業者にとって当然のことである。本発明は、具体例に限定されものではなく、請求の範囲のみにより限定される。

#### 【図面の簡単な説明】

【図1】本発明の構成を含むことができるダイの上面を 示す上面図である。

【図2】当該テバイスの第1製造工程において、図1に 円形"A"で示す領域における端子領域を示す断面図である。

【図ぎ】図 1 に円形"8"で示す活性傾域ボーション内の ボリシリコンゲートのストライフパターンを示す。

【図4】ポリシリコン・ケート・ストライプを形成した 後の 図3における4-4線断面図である。

【図5】ポリシリコンをチボジジョンしで端子フィールドプレードを形成した後の、図2の端子領域を示す図である。

【図6】図4においてチャネル拡散およびソース領域拡 散を行った後の構造を示す断面図である。

【図7】図6において高速度ベース領域の注入を行った。 後の構造を示す断面図である。

【図8】図7においてソース電極およびドレイン電極を 形成した後の構造を示す断面図である。

【図9】チャネル偏変化(ON抵抗の逆数)をポリシリコン・ライン間隔の関数として示す図である。


【図10】ゲート/ドレイン傾域したがってQgをポリンリコン・ライン間隔の関数として示す図である。


【図1 1】本発明に係るパワーMOSFETを用いたD. C-DCコンパータを示す回路図である。


【図12】 多角形セル・トポロジーを有するMOSFE TOX 従来例におけるポリシリコンのレイアウトを示す図 である。


#### [符号の説明]


- 40 91
- 41 ゲートパッド
- 50 DIA
- 5 1 N++基体
- 52 接合密基层
- 53 フィールド酸化層
- 5.5 P+拡散領域
- 60 ゲート酸化層
- 61 ポリシリコン・ストライズ
- プロ 端子フィールトプレート
- 80 チャネル
- 81 N・ソース領域
- 200 酸化層











# LOW VOLTAGE MOSFET AND PROCESS FOR ITS MANUFACTURE AND CIRCUIT APPLICATION

#### 2. Claims

 A MOSgated aemiconductor device having a minimized figure of ment; said device comprising;

a die of monocrystaline allicon having a body region and an

upper junction receiving layer of one conductivity type;

a plurality of clongated spaced and parallel base stripe diffusions of the other conductivity type formed in the upper surface of said junction receiving layer and a plurality of clongated source diffusions of the one conductivity type in and extending coextensively with said base stripe diffusions to define invertible channel regions along the aides of each of said clongated base stripe diffusions;

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polyallicon stripes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable channel regions and the space between their respective base diffusions; said polyallicon stripes each naving a width in the range of about 3.2 microns to 3.5 indexons and a spacing in the range of about 1.0 to 4.0 microns.

adjacem ones of said base diffusions being spaced apart by greater then about 0.8 micron.

- 2. The device of claim 1 wherein said polysilicon stripes have a width of about 3.1 microns and a spacing of about 1.5 microns.
- 3. The device of claim 1 wherein said base diffusion have a depth of about 1.25 microns and said source diffusions have a depth of about 0.4 microns.
- 4. The device of Claim 2 wherein said base diffusion have a depth of about 1.25 microns and said source diffusions have a depth of about 0.4 microns.

- 5. The device of claim 1 which further includes a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon stripes.
- 6. The device of claim 2 which further includes a plurality of second base diffusions of the other conductivity type which are contered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon stripes.
- 7. The device of claim 3 which further includes a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon stripes.
- A MOSgrand semiconductor device having a minimized
  figure of merit; said device comprising:

a die of monocrystaline silicon having a budy region and an

upper junction receiving layer of one conductivity type;

a plurality of elongated spaced and parallel base stripe diffusions of the other conductivity type formed in the upper surface of said junction receiving layer and a plurality of elongated source diffusions of the one conductivity type in and extending coextensively with said base stripe diffusions to define invertible channel regions along the sides of each of said elongated base stripe diffusions.

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polysilicon stripes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable channel regions.

and the space between their respective base diffusions;

a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon surpes.

- 9. The process of manufacture of a MOSgated device comprising the steps of forming a gate oxide layer atop a silicon surface of one conductivity type; forming a layer of polysiticon stop said gate oxide layer; etching said polysiticon layer and the said underlying gate oxide layer into a plurality of spaced stripes of oxide and polysiticon overlying said oxide; implanting and diffusing a plurality of spaced first base diffusion stripes of the other conductivity type into said allicon surface, using said stripes of polysiticon as a mask; implanting and diffusing a plurality of source diffusions into said first base diffusion stripes, using said stripes of polysiticon as a mask, and leaving invertible channel regions along the outer edges of said first base diffusion stripes; diffusing third base diffusion stripes, into said silicon surface, using said stripes of polysiticon as a mask; to a depth about equal to that of said first diffusions and a width substantially equal to the space between the opposite edges of adjacent pairs of said polysiticon stripes.
- 10. The process of claim 9, wherein said polysillon stripes have a width of about 3.1 microns and a spacing of about 1.25 microns.
- 11. The process of claim 9 wherein said first base diffusions have a depth of about 0.4 microns and said second base diffusions have a depth of about 1.25 microns.
- 12. The process of claim 10 wherein said first base diffusions have a depth of about 0.4 microns and said second base diffusions have a depth of about 1.25 microns.
- 13. The process of claim 9 which further includes the formation of insulation spacer layers over the type and edges of said polysilleon stripes and the etching of shallow openings through central portions of said source regions and into said first base diffusions; and thereafter depositing a metal layer over the upper surface of said device to contact said source regions and said first and second base diffusions.
- 14. The process of claim 12 which further includes the formation of insulation spacer layers over the type and edges of said polysilicon stripes and the cithing of shallow openings through central partions of said source regions and into said first base diffusions; and thereafter depositing a metal layer over the upper surface of said devices to contact said source regions and said first and second base diffusions.

- A d-o to d-c converter circuit which includes a high frequency control MOSFET connected in series with a d-c source, an inductor and a d-c output and a synchronous rectifier MOSFET connected in closed circult relation with said inductor and said dec output; each of said control MOSPET and synchronous rectifier. MOSFET being made with identical planar parallel stripe topologies but having different die areas; said synchronous rectifier area MOSFET having a die area which is greater than that of said control MOSFET.
- The circuit of claim 15 wherein said identical topologies for each of said control MOSFET and synchronous rectifier MOSFET comprises, for each die:

a die of monocrystaline allicon having a body region and an

upper junction receiving layer of one conductivity type;

a plurality of elongated spaced and parallel base stripe diffusions of the other conductivity type formed in the apper surface of said junction receiving layer and a plurality of clongated source diffusions of the one conductivity in and extending coextensively with said base strips diffusions to define invertible charmel regions along the sides of each of said clongated base stripe diffusions;

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polysilicon stripes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable charmel regions and the space between their respective base diffusions; said polysilicon stripes each having a width in the range of about 3.2 missons to 3.5 microns and a spacing in the range of about 1.0 to 4.0 microns;

adjacent ones of said base diffusions being spaced apart by

greater then about 0.8 micron.

- The circuit of claim 16, wherein said polysilicon stripes have a width of about 3.1 microns and a spacing of about 1.5 microns.
- The circuit of claim 17, wherein said hase diffusion have a depth of about 1.25 microns and said source diffusious have a depth of about 0.4 microns.
- The circuit of claim 15 which further includes a plurality second base diffusions of the other conductivity type which are contared on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and a depth which is greater than that of said base diffusions and which has a lateral extent defined by the spacing of said polysilicon stripes.

# 3. Detailed Description of the Invention

### RELATED APPLICATIONS

This application claims the benefit of U.S. Provisional Application No. 60/107,700, filed November 9, 1998.

This application is related to application Serial No. 08/946,984 filed October 8, 1997 entitled PROCESS FOR MANUFACTURE OF P CHANNEL: MOSGATED DEVICE WITH BASE IMPLANT THROUGH CONTACT WINDOW (IR-1212); application Serial No. 08/956,062 filed October 22, 1997 entitled ZERO ALIGNMENT CELL PROCESS (20 MILLION/IN2) (GEN VI) (IR-1232); U.S. Patern No. 5,795,793 issued August 18, 1998 entitled NEW REDUCED MASK COUNT PROCESS (GEN 6-N CHANNEL) (IR-1113); application Serial No. 09/038,453 filed March 11, 1998 entitled MOS FETs FOR VERY LOW VOLTAGE D-C TO D-C CONVERTERS (IR-1455); all of which are owned by the assignee of the present application.

BACKGROUND OF THE INVENTION

This invention relates to MOSgated power devices and more specifically relates to a powel MOSgated device having a minimum figure of merit, a novel process for its manufacture, and a novel circuit application of the device.

Low voltage power MOSgated devices, particularly power.

MOSFETs, are well known and are commonly made with planar or
trench topologies. The trench topologies have been used for very low
voltage devices which are to have the lowest possible switching losses in
high frequency applications such as in d-o to d-o conventers used for
moducing a regulated d-c voltage for portable electronic devices
powered from a tartiery. By reducing switching loss, battery life can be
extended for such portables as lap top computers.

Switching loss is determined, in part, by the figure of merit of the MOSPET, which is the product of the on-resistance Room and its gate charge Q<sub>8</sub>. A minimum figure of merit is desired for high frequency, low voltage MOSPETs. Trench devices have been useful in these applications because it was believed that they had an inherently lower Q<sub>8</sub> than that of planer designs.

Planar technology MOSPETs using spaced closed polygonal cells are well known, and are shown, for example, in pasent 5,008,725, and in Figure 12 herein. These devices have a relative lower on-resistance Rosen than equivalent transh designs, but, because of the geometry of the polygonal design (usually hexagonal or rectangular base cells) the polysilloon gate extends across areas such as areas 30, shown in Figure 12 for a because only only on the polysilloon contends across areas such as areas 30, shown in Figure 12 for a

width. More specifically, Pigare 12 shows polysilicon web 31 containing windows 32, 33, 34 and 35 used to define diffused bases or channels, shown in dotted lines. The window openings such as opening 36 was conventionally 5.8 microns in low voltage designs. The polysilicon 31 overlies areas 30, which are inactive, contribute heavily to the polysilicon gate to drain capacitance, and thus to Q<sub>g</sub>.

Planar designs have also used a stripe topology, using elongated, spaced base stripes. While these designs have a lower Q<sub>10</sub> than cellular designs, they usually have an increased on-resistance, and the figure of ment was not believed to be reduced by the planar stripe design.

If would be desirable to use a planar stripe topology for a low voltage power MOS gated device in which the figure of merit, that is, the product of Q<sub>G</sub> and R<sub>DSOM</sub> can be reduced.

#### BRIEF SUMMARY OF THE INVENTION

In accordance with the invention, it has been found that a topology, employing parallel base stripes with a polysilicon line spacing between less than about 1.5 microns to about 2.5 microns, with a polysilicon line width of about 2.6 to about 8.0 microns, depending on the drain to state evolution rating. For a 30 volt device, it would be from 3.2 to 3.5 microns, preferably 3.4 microns. A base to base spacing of about 0.8 microns or greater will produce a minimum figure of merit. It has been found that the increased channel width per unit area produced by the closes spacing of the polysilicon lines reduces Roson proportionally more than Q<sub>5</sub> increases, with a practical minimum figure of merit being reached at a polyline spacing of about 1.5 microns. The figure of merit obtained with this novel geometry is lower than that obtained with equivalent die areas employing either trench technology or closed polygonal call technology.

Further, the present invention produces a device having both an extremely low Rossis and an extremely high avalanche energy.

Another feature of the invention employs the polyallicon stripes to define a mask for the formation of three sequential regions, the first being a base (or channel) diffusion, the second being a source diffusion and the third being a higher concentration base region which underlies the first base and which does not invade the inventible obannel formed by the first base and source. The third region is formed by an implant through the polyallicon window and a subsequent anneal.

A novel application of the invention is for dec to deconverter circuits using a control MOSFET and a synchronous rectifier MOSFET. Both of these MOSPETs are made by the process of the invention and differ only in the area.

Referring first to Figure 1, there is shown a typical die 40 which can be processed in accordance with the invention to produce a MOSgated device, for example, a power MOSFET. While the invention is applicable to all voltage ranges, it is particularly useful for devices having a breakdown voltage less than about 60 volts. Die 40 may have top source contact, a gate pad 41 for connection to its polysilicon gate, and a bottom drain contact, as will be described. A silicon water is formed with identical die which are simultaneously processed in a silicon water and are separated at the end of the process. The terms die, chip and water are frequently interchanged. Die 40 may be as large as about 102 mils by 157 mils which is the largest size which can be mounted in a typical SO8 package. Of source any other package can be used.

The first step of the process used to make the device of the invention is the selection of a suitable water 50, shown to Figure 2 which has a highly conductive N<sup>\*\*</sup> body 51, which may be 375 microus thick (ground down to about 200 microns at the end of the process) and which has an epitaxially formed junction receiving substrate 52. For a breakdown voltage of about 30 volts, the layer 52 will have a thickness of about 5 microns and a resistivity of about 0.18 Z em, which can be considered to be an N layer.

A 7500 Å thick field oxide layer 53 is first grown atop layer 52 and, in a first mask step, a window 54 is opened in the field oxide and a P\* diffusion 55 is formed around the periphery of and under the gate bonding pad of the chip, which will serve as a field termination ring for the final device. This diffusion may be carried out with a boron implant at a dose of 1E14 and at an energy of 80kV, followed by a diffusion drive at 1050°C for 2 hours. This will produce the P\* region 55 with a depth of about 1.5 micross.

The field oxide 53 is then selectively etched to open the active area of the die. As next shown in Figures 3 and 4, a gate oxide layer 60 is grown over the surface of the layer 52 to a thickness of about 300 Å. A conductive polysilison layer 61 is then grown atop oxide layer 60 to a thickness of about 0.75 micron. An oxide layer 200 is also grown or deposited stop the polysilison layer 61. The polysilison layer 61, oxide layer 60 and oxide layer 200 my then etched into elongated, parallel stripes as shown in Figure 3.

In accordance with the invention, the width of the polysilicon scrips 61 (the polyline width) is from 2.6 to 8.0 microns, professibly, 3.2 to 3.5 microns, and, for a 30 volt devise, is preferably 3.4 microns, while the specing between the parallel elongated and straight strips 61 is from 1 to 4 microns, preferably 1.5 microns.

During the etch of polyellican layer 61, the mask used permits the definition of the termination field plate 70 shown in Figure 5. The field plate 70 has a length of about 15 microns, and is spaced from the adjacent end of EQR ring 72 (partially shown in Figure 5) by a gap of 5 to 8 microns.

Thereafter, and as shown in Figure 6, a suitable photolithography step is carried out using oxide strips 200 and polysilican stripes 61 to define elongated channel and source diffusions 80 and 81 respectively. More specifically, to form channel region 80, a boron implant is used at a dose of 8.5E13 at 80 kV. This implant is then driven at 1125°C for 90 minutes in nitrogen gas, driving the channels 80 are spaced by a common conduction region which is about 0.8 microns wide or greater as shown in Figure 5.

The N<sup>4</sup> source regions 81 are then formed using an arsenic implant at a dose of 8E (5 at 120 kV). This implant is then driven at 975°C; for 90 minutes, driving the source regions to a depth of about 0.4 microns, and forming invertible channel regions 82 within bases 80.

Thereafter, and as shown in Figure 7, and in accordance with a separate feature of the jovernion, a P\* region 85 is implanted through the same windows which defined the channel and source regions 80 and 81 respectively. To prevent the invasion of channel region 82 by the beavily doped regions 85, the regions are formed by a boron implant at a dose of 2B15 at 150 kV followed by an armeal of 30 minutes at 975°C. The P\* regions 85 increase the ruggedness of the device and reduce the Rs of the bases 80.

Thereafter, the source aluminum contact 90 (Figure 8) is connected to the source and channel regions by the process described in copending application Serial No. 08/956,062 (IR-(232)). Thus, as shown in Figure 8, an insulation layer 95, consisting, for example of a low temperature oxide and having side wall spacers 96 are formed over the polyalities stripes 61 to insulate them from the source contact 90. The layer 95 may have a thickness of about 0.6 to 0.7 microns. An etch operation is then carried out to etch shallow trenches 98 in and through and along the center of each source region 81 and into the anderlying channel region 80. The trenches are preferably narrower than the space between side wall spacers to expose a short planar ledge at the silicon surface to improve the contact to the aluminum source layer 90.

The contact 90 may then receive an insulation coating (not shown) and may be patterned to enable the exching and definition of the gate pad 41 and the termination as desired.

A bottom metal 99 is then applied to the bottom of the chip to act as the drain contect.

Figures 9 and 10 show the design trade-offs which are employed in the present invention, comparing the stripe topology of the present invention to known calbular topology. Referring to Figure 9, it can be seen that the total channel width of a chip of given area increases as the polyline spacing is decreased. A larger channel width is desired because it reduces the on-resistance of the device. In the prior art hexagonal cell device of Figure 12, a line spacing of 5.8 microns is used for lower voltage devices. As shown in Figure 9, this yields a larger channel width than a stripe geometry with similar spacing. Figure 10 shows the known advantage of the stripe geometry over the cellular in terms of Q<sub>i</sub>. The difference in Q<sub>i</sub> however, is minimized at larger polyline spacings.

It has been found that the stripe geometry will produce a larger channel width per unit area for polyline specings in the region between about 1 to 4 microns, particularly at about 1.5 microns, surprisingly with no increase of Rosow.

Thus, in accordance with the invention, it has been found that a minimum figure of merit is obtained with a choice of a polyline spacing of from 1 to 4 microns and a polyline width of from 3.2 to 3.4 microns.

Pigure 11 shows a circuit diagram employing power MOSPETs made in accordance with the invention. Thus, the circuit of Figures 11 is a d-e to d-e buck converter circuit comprising an input d-e terminal 110, which may be a nominally 14 volt battery connected to the source of a high frequency control MOSPET 111 and in series with an inductor 112 to a d-e output terminal which can, for example, be at a regulated 1:5 volta. A synchronous rectifier MOSPET 113 is connected from the node between MOSPET 111 and inductor 112 to ground. A suitable control integrated circuit 114 is programmed to produce gate signals to control the turn on and turn off of MOSPETs 111 and 113 in a suitable and known sequence to produce the desired output d-e voltage even though the input d-e voltage fluctuates as due to aging of an input battery, temperature changes, state of charge and the like.

In the past, MOSPET 111 was chosen to have a minimum switching loss while the synchronous rectifier MOSPET was chosen for low conduction loss (that is, low Rosson). Thus, the MOSFETs had different manufacturing techniques, for example, a trench technology for MOSPET 111 and a pinnar cellular technology for MOSPET 113.

In accordance with an important feature of this invention, both MOSFETs 111 and 113 can advantageously employ the planar strips technology shown far the device of Figures 1 and 8, and the die would differ only in size. Thus, MOSFET 111 has lower current requirements than MOSFET 113 and needs a die size, for example, of 56 mil by 140 mil. MOSFET 113 can have a die size of 102 mil by 157 mil; both die separately housed in SOS style pankages or copacked if desired.

Although the present invention has been described in relation to particular embodiments thereof, many other variations and modifications and other uses will become apparent to those skilled in the art. It is preferred, therefore, that the present invention be limited not by the specific disclosure berein, but only by the appended claims.

# 4. Brief Description of the Drawings

Figure 1 is a top view of a die which can contain the structure of the present invention.

Figure 2 is a cross-section of the termination region of the die of Figure 1 in circled area "A" in Figure 1 at a flist stage of the masufacture of the device.

Figure 3 above the stripe pattern of the polysilicon gate within the active area partion shown in circle "B" in Figure 1.

Figure 4 is a cross-scotion of Figure 3 taken across section line.
4-4 in Figure 3 effect the step of forming the polysilicon gate stripes.

Figure 5 shows the termination region of Figure 2 after the deposition of polysilicon to form a termination field plats:

Pigure 6 shows the structure of Figure 4 after the diffusion of channel and source regions.

Figure 7 shows the structure of Figure 6 after the implant of high concentration deep base regions.


Figure 8 shows the structure of Figure 7 after the formstion of source and drain electrodes.


Figure 9 shows the variation of channel width (and thus the reciprocal of on-resistance) as a function of polyallicon line spacing.


Figure 10 shows the gate/drain arca, and thus Q<sub>0</sub> as a function of polysillon line spacing.


Figure 11 shows a circuit diagram of a d-c to d-c converter using power MOSFEJ's made in accordance with the invention.


Figure 12 shows the polysilicon layout of a prior art MOSFET with a polygonal cell topology

















#### 1 Abstrac

A power MOSFRT die with a minimized figure of merit has of a planar stripe MOSFRT geometry in which parallel diffused bases (or channels) are formed by implantation and diffusion of impurities through parallel elongated and spaced polysilicon stripes wherein the polysilicon line width is from about 3.2 to 3.4 microns, preferably 3.4 microns; the polyline spacing is from about 1 to 4 microns, preferably 1.5 microns and the diffused bases are spaced by greater than about 0.8 microns. The polysilicon stripes act as masks to the sequential formation of first base stripes, the source stripes and second higher concentration base stripes which are deeper than the first base stripes. Insulation side wall spacers are used to define a contact etch for the source contact. The above design geometry is used for both the furward control MOSFRT and the synchronous rectifier MOSFRT of a buck converter circuit.

### 2. Bepresentative Drawing

FIG. 8